Mikroschemų sekų nustatymo verfikavimas
|
Title | Mikroschemų sekų nustatymo verfikavimas |
Authors | |
Abstract | Šiame straipsnyje pasiūlytas mikroschemų nustatymo sekų verifikavimo metodas. Tokios sekos buvo gautos naudojant mikroschemas imituojančius programinės įrangos prototipus. Prototipai operuoja naudodami dvireikšmę logiką (0 ir 1), kai, testuojant sintezuotas schemas, galima naudoti trireikšmę logiką (0, 1 ir X). Eksperimentų rezultatai rodo, kad trireikšmė logika yra per griežta ir atmeta teisingas nustatymo sekas kaip klaidingas. Eksperimento rezultatai pagrįsti ISCAS´89 testinių mikroschemų rinkiniu. Il. 1, bibl. 12, lent. 3 (anglų kalba; santraukos anglų ir lietuvių k.).http://dx.doi.org/10.5755/j01.eee.112.6.446 |
Publisher | Kaunas University of Technology |
Date | 2011-06-22 |
Source | Elektronika ir elektrotechnika Vol 112, No 6 (2011) |
Rights | Autorių teisės yra apibrėžtos Lietuvos Respublikos autorių teisių ir gretutinių teisių įstatymo 4-37 straipsniuose. |